Explore projects

透過數位邏輯結合VHDL與Verilog的過程，作為從基礎數位邏輯到計算機系統結構，並實作出一顆CPU的教學書籍，希望未來可以成為教學範例檔案。

因為工作上需要用到 odoo 該開放軟體，但網路找不到相關繁體中文翻譯的開放資料，因此希望在這個 open 平台上，開放讓大家一起參與翻譯，這邊盡可能收集與找到相關資料。

也歡迎透過 fork 或到 weblate 上面一起翻譯喔。

https://hosted.weblate.org/projects/odoo