吳琝貴具備基礎verilog能力

具備verilog獨立撰寫程式能力，可以照實際需求撰寫電路功能
會看模擬並修正問題
會燒錄到FPGA，並以邏輯分析儀或實際動作結果修正問題